表現形式信噪比=78.2 dBFS@70 MHz和125 MSPSSFDR=88 dBc@70 MHz和125 MSPS低輸出:750 mW@125 MSPS1.8 V模擬系統主機電源操作流程1.8V CMOS或LVDS輸出精度開關電源整數1到8輸人鬧鐘分頻器中頻采樣系統頻段為300 MHz?153.6 dBm/Hz小4g信號搜索燥聲,200Ω搜索70 MHz和125 MSPS時的電位差可以選擇片上會抖可java開發內控ADC標準額定電壓模塊化ADC抽樣和增加輸進具備靈活性高的模擬機輸入區間:1 V p-p至2 V p-p還具有650 MHz上行速率的差分模仿復制粘貼ADC鐘表占空比可靠器95 dB無線信道防護/串擾串口抑制客戶可運行環境,內部設置診斷試(BIST)實用功能節約關閉電源模型